今日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会 ISCAS 2026 上，华为何庭波发表题为 " 半导体新路径探索与实践 " 的主旨演讲，发表了指导半导体产业发展的新原则——韬 ( τ ) 定律。韬 ( τ ) 定律提出以 " 时间 ( τ ) 缩微 " 替代 " 几何缩微 " 作为半导体与电子系统演进的新指导原则——通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
华为何庭波发表题为 " 半导体新路径探索与实践 " 的主旨演讲
近年来，主导半导体产业半个多世纪的摩尔定律正面临严峻的物理极限和经济效益双重挑战。面对晶体管几何缩微放缓，晶体管成本红利消退等发展困境，如何跨越传统工艺路径的局限，探索出一条全新的可持续演进路线，以满足当下呈指数级攀升的计算性能需求，已成为全球半导体行业亟待攻克的共同难题。韬 ( τ ) 定律正是解决该难题的有效路径。
华为创新性地提出了 " 逻辑折叠 ( LogicFolding ) " 等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。该体系以系统性降低时间常数 τ 为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升：
器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数 τ；
电路层面：通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升；
芯片层面：通过 " 软件、架构、芯片 " 的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；
系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
在此次主旨演讲中，何庭波详细讲解了华为如何把韬 ( τ ) 定律应用到智能手机和 AI 计算领域的实践。在过去六年的实践中，基于韬 ( τ ) 定律，华为已成功设计并量产了 381 款芯片，广泛覆盖了千行百业的需求。其中，将于 2026 年秋季面世的麒麟芯片，率先采用了逻辑折叠技术，性能大幅提升。预计到 2031 年，基于韬 ( τ ) 定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平。
面对未来，何庭波说：" 未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在韬 ( τ ) 定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。"
今日推荐：
AMD ZEN 6 架构正式量产！业界首款 2 纳米 HPC 处理器、性能暴增 70% 碾压英特尔 !
从 RTL 到低功耗优化全流程！国产 EDA 低功耗 & 静态验证技术研讨会
芯片自动化测试提速方案 | PXI+LabVIEW+AI 武汉 / 南京 开放报名
推荐视频：
理想自研 SoC IP 揭秘
登录后才可以发布评论哦
打开小程序可以发布评论哦