驱动之家 09-11
3D-DRAM堆叠杀入英伟达生态!d-Matrix推理芯片接入NVLink Fusion:能效比HBM高10倍
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_keji1.html

 

快科技 9 月 11 日消息,AI 推理芯片初创公司 d-Matrix 于 9 月 10 日宣布,与英伟达达成多年产品路线图合作。其下一代 Raptor 推理 XPU 将通过 NVLink Fusion 接入英伟达 MGX 机架参考设计,首批系统预计 2027 年第四季度出货。

d-Matrix 成立于 2019 年,由微软 M12 基金支持,累计融资 4.5 亿美元,估值达 20 亿美元。该公司专注于 AI 推理加速,此前推出的 Corsair 平台采用 3D-DRAM 堆叠技术,单卡带宽超 100TB/s,能效比 HBM 方案高 10 倍。

此次合作的核心是让 Raptor XPU 直接复用英伟达已验证的机架级基础设施。NVLink Fusion 是英伟达面向第三方 XPU 和 CPU 设计者开放的互联平台,第三方芯片可直接接入 NVLink Scale-Up 域,共享 MGX 机架的液冷、供电与供应链体系。

规格方面,Raptor 采用第六代 NVLink Fusion 互联,单加速器带宽 3.6TB/s,72 卡全对等域聚合带宽达 260TB/s,与英伟达 Vera Rubin 处于同一水平。机架形态完全兼容 MGX 参考设计,数据中心运营商可在同一机架内混跑 GPU、CPU 与 XPU。

d-Matrix 的核心技术路线是 3D-DRAM 堆叠,将计算逻辑裸片直接堆叠在 DRAM 之上。

实测中 Raptor 单卡带宽约 105TB/s,平均 flit 延迟约 2.5 纳秒。每个 Raptor 卡由最多 4 个 MCM 组成,每个 MCM 含 4 个 chiplet,单个 chiplet 提供 4GB 内存与约 12.5TB/s 带宽,八个 chiplet 组成 32GB 内存的完整加速卡。

d-Matrix 预计 2026 年底完成 Raptor 流片。英伟达方面表示,NVLink Fusion 让 XPU 厂商无需从零搭建机架级基础设施,可将精力集中在处理器架构本身。

值得注意的是,接入 NVLink Fusion 也意味着 d-Matrix 的客户需配套采购英伟达 Vera CPU、BlueField-4 DPU、ConnectX-9 SuperNIC 等组件。

d-Matrix 暂未公布 Raptor 的具体算力、功耗及能效比数据。

智客推

智客推

ZAKER 智客推 GEO | AI 时代的品牌认知解决方案

一起剪

一起剪

ZAKER旗下免费视频剪辑工具

相关标签

英伟达 fusion 芯片 基础设施 融资
相关文章
评论
没有更多评论了
取消

登录后才可以发布评论哦

打开小程序可以发布评论哦

12 我来说两句…
打开 ZAKER 参与讨论