快科技 7 月 5 日消息，EUV 光刻机被认为是 5nm 以下工艺不可或缺的关键设备，然而 EUV 成本高，再加上受限的情况下，半导体工艺只靠当前的 DUV 光刻能做到什么地步？

这个问题是 Intel、台积电、三星等公司不会面对的，因为他们已经切换到 EUV 路线了，但一家名为 SMIC 的公司还在不断优化 DUV 光刻极限，业内的光刻技术大佬 Frederick Chen 日前又注意到了 SMIC 申请的 2 个专利，展示了该公司在这方面的探索。

SMIC 公司在中美两地都申请了这个专利，最早在 2024 年 10 月份就率先在中国境内申请了，目标是提高晶体管密度的同时也提高设计的灵活性。

文章的技术内容太过高深，感兴趣的可以看原文，简单来说就是 SMIC 公司在 SAQP 自对准四重图案与传统的 LELE（光刻 + 蚀刻）两个技术中如何寻求平衡的技术。

SAQP 技术可以在不依赖 EUV 光刻机的情况下，借助 DUV 光刻就实现极高精度，但是成本太高，Intel 以前就在 SAQP 技术上吃过大亏，芯片生产良率低，成本高，量产可行性大打折扣。

SMIC 的专利技术就是通过 EDA 设计 + 多重曝光协同优化，把之前需要 SAQP 处理的层改成用 LELE 处理，使得光罩需求量大幅下降，对准压力减少，提升了芯片良率。

这些技术可以将芯片的最小间距缩小到 24nm，这是什么水平呢？大佬文章中提到其单元高度符合台积电 3nm 到 2nm 水平之间。

现在曝光的这些技术专利是 SMIC 未来工艺的一部分而已，还会有更多的技术不断出现，他们的目标是未来几代工艺都不需要依赖 EUV 光刻，大佬之前的文章中提到未来会有 N+4 到 N+6 工艺，间距也会持续缩进，晶体管密度也会一路提升，N+6 预计能做到 305Mtr/mm2，大约是 1.Xnm 级别的工艺了。

总之，在 DUV 这条路上 SMIC 公司还会持续迭代打磨，未来几年靠这些技术可以做到国际顶尖水平，就算时间上还落后一两年甚至两三年都没关系，因为海外大厂自己就会担心——他们只是用了 DUV 就追上来了，EUV 问世之后那还得了？