本周全球最大的晶圆代工厂台积电（TSMC）在其欧洲开放创新平台（OIP）论坛上宣布，性能增强的 N2P 和 N2X 工艺技术的电子设计自动化（EDA）工具和第三方 IP 模块已经准备就绪。这意味着新品设计人员可以基于台积电第二代 N2 系列制程提供的工艺开发新品，从而利用 GAA 晶体管架构和低电阻电容器的优势。

据 TomsHardware报道，Cadence 和 Synopsys 的所有主要工具，以及西门子 EDA 和 Ansys 的仿真和电迁移工具，都已准备好用于台积电的 N2P 工艺。这些项目已经通过了 N2P 工艺开发工具包（PDK）0.9 版本的认证，预计将于两年后的 2026 年下半年进入大规模生产阶段。此外，各种第三方 IP 现在能以预设计工具包的形式从不同的供应商处获得，预计 2024 年第四季度内到来，时间刚刚好。

相比于 3nm 制程节点，台积电在 2nm 制程节点的关键改进是引入 GAA 晶体管架构，另外还有高性能金属 - 绝缘体 - 金属（SHPMIM）电容器。GAA 晶体管的优点是众所周知的，可以通过调整通道宽度来实现高性能或低漏操作。高性能金属 - 绝缘体 - 金属电容器的加入是为了提高电源稳定性，按照台积电的说法，新款电容器的容量密度是其前身（SHDMIM）的两倍以上，同时还将 Rs 片状电阻（欧姆 / 平方）降低了 50%，而 Rc 通孔电阻也降低了 50%。

虽然所有 N2 系列工艺都具有相同的优点，但是与第一代 N2 工艺相比，N2P 会有额外的改进，功耗降低 5% 至 10%（在相同的频率和晶体管数量下），或者性能提高 5% 至 10%（在相同的功率和晶体管数量下）。N2X 拥有比 N2 和 N2P 更高的 FMAX 电压，确保提供更好的性能，包括数据中心 CPU/GPU 以及专用的 ASIC。另外 N2P 和 N2X 是兼容的，意思是使用 N2X 的芯片设计公司不必重新开发为 N2P 设计的任何东西。